创作灵感：工作实践。因为在一个FPGA/MCU原理图工程中，很难不和网络标签放置打交道，尤其“顶层TOP原理图+多子原理图”，还会存在N个Port端口的放置。如果我们一个一个操作，效率就太慢了，所以分享下自己的效率设计经验。
操作方法：
一、网络标签netlabel放置
给FPGA/MCU的IO分配我们自定义的多个网络标签netlabel放置：核心方法是利用schlist和表格软件。
1、首先将FPGA/MCU的IO连接好wire线段（等下会用于放置网络标签）
2、随便给这9个IO分配网络，最好就是1~9方便自己区分，
3、将需要赋予GPIO1~GPIO9引脚的网络名填进一个空表格，然后复制粘贴到上图“Text”覆盖掉“Netlabel1~9”就完事了了事了。省去自己鼠标点击的多余操作，效率啊。
二、端口PORT放置：
1、多个“网络标签+wire线”拷贝到FPGA IO或子原理图页，排成1或几列，Place栏上把Port拖出来连成一列分别连接1列“网络标签+wire线”，如下图